”verilo“ 的搜索结果

数字IC，三大核心代码架构之计数器（verilo实列）

标签：   fpga开发

     计数器设计是数字IC设计 的核心，也是最常用的代码片段，通过记录时钟周期个数，可以控制电路的时序，通过计数器可以实现测量，计数，状态控制，分频，计数器有触发器和逻辑门共同构成。约翰逊（Johnson）计数器又称...

verilo可综合与不可综合的区别

标签：   verilog  编程语言  硬件

     Verilog 主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务 $dsiplay, initial ...

华为verilo教程g

标签：   verilo

     华为硬件描述语言verilog基础教程,

【Verilog】二、Verilog基础语法

标签：   人工智能  fpga开发

     FPGA Verilog基础语法

Micron SDRAM控制器VERILO源码FPGA读写SDRAM的实例逻辑源码资料.zip

标签：   fpga开发 SDRAM控制器VERILO源码 sdram设计源码 Verilog MOCRON

     Micron SDRAM控制器VERILO源码FPGA读写SDRAM的实例逻辑源码资料: FPGA读写SDRAM的实例 Micron的SDRAM控制器代码 n2cpu_nii51005.pdf ourdev_446785 sdram_datasheet.pdf SDRAM的原理和时序.pdf 一种简易SDRAM控制器...

PWM.zip_Verilo输出PWM_buzzer程序编写_pwm

标签：   verilo输出pwm buzzer程序编写 pwm

     采用verilo语言编写的PWM脉冲发生程序，可以改占空比和时间，可用ISE软件来试实现

SystemVerilog.rar_site:www.pudn.com_system verilo_systemverilog_

标签：   site:www.pudn.com system_verilo systemverilog systemverilog_pdf systemverilog教程

     比较经典实用的system verilog教程，值得参考

fifo.zip_metastable verilog_异步FIFO_异步FIFO verilog_异步fifo verilo

标签：   metastable_verilog 异步fifo 异步fifo_verilog 异步fifo__verilog

     异步FIFO实现 verilog代码，利用格雷码消除亚稳态

VGA.rar_colorbar_image verilog_verilog图像_verilog编写图像_vga verilo

标签：   colorbar image__verilog verilog图像 verilog编写图像 vga_verilog

     用verilog编写的vga显示colorbar图像。包含VGA驱动程序，分辨率为640*480.

JPEG_Encode_verilog.rar_JPEG verilog_JPEG_Encode_verilog_Verilo

标签：   jpeg__verilog jpeg_encode_verilog verilog__jpeg verilog_source_code jpeg_encode

     Verilog源代码，用来实现JPEG的编码

基于CORDIC算法的FFT.zip_CORDIC fft veril_FFT STM32 CORDIC_FFT Verilo

标签：   cordic_fft__veril fft_stm32_cordic fft_verilog_cord fft-spectrum cordic_+_rotation

     采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。

八位的伪随机数产生的verilog文件.rar_register verilog _verilog random_verilo

标签：   register__verilog_ verilog_random verilog随机数 随机verilog 随机数verilog

     八位的伪随机数产生的verilog文件linear-feedback-shift-register

verilog-hdl.rar_hdl_verilog 135_verilog hdl_verilog 教程_数字 Verilo

标签：   hdl verilog_135 verilog_hdl verilog_教程 数字_verilog_hdl

     verilog—hdl教程135例大量的数字点电路例子

wuziqi.zip_FPGA五子棋_Verilog 算法_verilog 五子棋_五子棋 verilog_五子棋Verilo

标签：   fpga五子棋 verilog__算法 verilog_五子棋 五子棋_verilog 五子棋verilog

     verilog HDL语言编写的五子棋算法的实现，可直接在Quartus中仿真。

SPI_MASTER.zip_SPI Master_spi master verilog _spi verilog_verilo

标签：   spi_master spi_master_verilog_ spi_verilog verilog__spi_master verilog_spi_master

     SPI主端verilog程序,参数可配置。

LCD12864_verilog.rar_12864 verilog_12864LCD verilog_12864的Verilo

标签：   12864_verilog 12864lcd_verilog 12864的verilog lcd_12864_verilog fpga_12864_verilog

     FPGA 用VEILOG语言下写的LCD12864的驱动。已经调试通过！

bch.zip_BCH verilog_BCH、verilog_Flip Flop!_Verilog bch_rs verilo

标签：   bch_verilog bch、verilog flip_flop! verilog_bch rs_verilog

     Experimental report VHDL VHDL verilog rs flip-flop experiment experimental report VHDL VHDL verilog rs flip-flop experiment

IFFT.rar_IFFT verilog_IFFT实现verilog_ifft的VHDL实现_ofdm ifft_verilo

标签：   ifft_verilog ifft实现verilog ifft的vhdl实现 ofdm_ifft verilog_实现ifft

     用verilog语言实现OFDM信道发射部分的IFFT变换

FPGA直方图均衡化 直方图拉伸 FPGA图像处理 工程和算法包含以下内容： 1，MATLAB中实现图像处理 2，verilo

标签：   图像处理 fpga开发 算法 matlab

     FPGA直方图均衡化 直方图拉伸 FPGA图像处理 工程和算法包含以下内容： 1，MATLAB中实现图像处理。 2，verilog代码利用MATLAB联合modelsim仿真实现的图像处理。 3，小梅哥AC620和正点原子新起点 开拓者的FPGA板卡上...

APB_slave.zip_Apb_apb slave_apb slave verilog_apb verilog_verilo

标签：   apb apb_slave apb_slave_verilog apb_verilog verilog_apb

     APB slave template for AMBA bus written in Verilog

Digital_C.zip_DIGITAL CLOCK VHDL_expressqgq_verilog数字钟_数字钟verilo

标签：   digital_clock_vhdl expressqgq verilog数字钟 数字钟verilog

     用Verilog写一个多功能数字钟，实现整点报时，切换，年月日周时分秒等的显示。

ps2verilog.rar_FPGA PS2_ps2 verilog_ps2时序_verilog hdl ps2_verilo

标签：   fpga_ps2 ps2_verilog ps2时序 verilog_hdl_ps2 verilog_ps2

     verilog hdl FPGA PS2时序控制接口源代码 很经典 很实用

digtalclk.rar_digital clock_verilog 数字钟_verilog数字钟_万年历_数字钟verilo

标签：   digital_clock verilog_数字钟 verilog数字钟 万年历 数字钟verilog

     用Altera公司的QuartusII编写的电子钟程序，可以下载至开发板，实现一个智能数字钟功能，计时，校时，闹钟，跑表等功能，也可用于学习verilog HDL语言与数字逻辑

num_clock.zip_DE0 digital clock_DE0 数字钟_verilog clock_数字钟 verilo

标签：   de0_digital_clock de0_数字钟 verilog_clock 数字钟_verilog 数字钟verilog

     基于DE0实验板开发的verilog数字钟程序。实现了12/24小时制切换；闹钟；整点报时等功能。

jtag.rar_JTAG 接口 verilog_Verilog JTAG_jtag ir_jtag语言_jtag，verilo

标签：   jtag_接口_verilog verilog_jtag jtag_ir jtag语言 jtag，verilog

     verilog语言编写的jtag（边界扫描模块），初学的时候可以看看

usb_wr_Verilog.rar_UBS verilog_USB FPGA_fd_slave fifo_usb verilo

标签：   ubs_verilog usb_fpga fd slave_fifo usb_verilog

     fpga ubs通讯模块 verlog语言 使用EZ-USB FX2

hdmi_demo.rar_HDMI Tx Demo_hdmi verilog_hdmi 接口_hdmi_demo_verilo

标签：   hdmi_tx_demo hdmi_verilog hdmi_接口 hdmi_demo verilog_hdmi

     基于verilog的HDMI接口传输的参考设计，希望对大家有用

verilog_document.zip_128矩阵乘法_verilog矩阵_verilog矩阵乘法_矩阵_矩阵乘法verilo

标签：   128矩阵乘法 verilog矩阵 verilog矩阵乘法 矩阵 矩阵乘法verilog

     通过quartuss II实现128*128的32位的矩阵的乘法

AD7606 _32chADC.zip_32ch_AD7606 verilog_AD7606 32_ad7606 verilo

标签：   32ch ad7606__verilog ad7606_32 ad7606_verilog verilog_ad7606

     Verilog程序，用于控制4片AD7606芯片实现同步32通道16位数据采集的FPGA程序

TSE_RGMII_With_SDC.rar_Altera ethernet_TSE_RGMII_With_SDC_verilo

标签：   altera_ethernet tse_rgmii_with_sdc verilog_tcp 以太网_ip 以太网ip

     Altera 官方tse三速以太网IP核RGMII使用例程

推荐文章