”乐鑫“ 的搜索结果

     单项选择(3 分) 1.以下关于 System Verilog 的描述, 正确的是 A sv 中可以用 logic 代替 Verilog 中的 wire 和 reg 类型 B sv 中, 定义成 reg 的信号会被综合成触发器 C sv 中的 function 语言不可被综合 ...

     ESP32的工程编译后,下载到MCU内需要烧录3个文件: /build/bootloader 目录下的 bootloader.bin。 /build/partition_table 目录下的 partition-table.bin。 /build 下的 xxx.bin。(用户代码,文件名称与工程相同)...

10  
9  
8  
7  
6  
5  
4  
3  
2  
1